Welcome to DVCon Japan 2022

Virtual Conference

JUNE 23, 2022

Design & Verification Conference & Exhibitionは、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関する最高峰のカンファレンスです。このカンファレンスは非常に技術的なコンテンツで構成され、設計と検証の技術の実用的な側面や、最先端プロジェクトにおける活用に焦点を当てています。参加者が同様の技術を参考にしたり採用したりすることで、自身の設計や検証のフローの改善が促進され、ひいては業界全体の技術水準が高まることを目指しています。

皆さんの中にはVHDLやVerilog HDLで設計をされている方も多いことと思います。どちらもIEEE標準の言語で、その言語仕様を学習することは大事ですが、それだけでは設計や設計資産化、論理合成、シミュレーションや機能検証を効果的に進めることはできません。さまざまな記述によって異なるメリットやデメリットについて、その後の工程も含めた実践的な評価と体得が不可欠です。それを業界として効率良く学ぶことを目的として作られたコミュニティが1988年からのVHDL User's Groupであり、1992年からのInternational Verilog Conferenceです。この２つのコミュニティは1999年にHDL Conferenceとして統合し、2003年にはDVCon - Design and Verification Conferenceとなりました。HDL設計だけでなく、極めて重要な課題である機能検証の側面を大きく取り上げたカンファレンスです。現在のDVConではIEEE標準であるSystemVerilogやUVM、UPF、フォーマル検証のメソドロジ、Portable Stimulus Standard、SystemC、IP-XACT、機能安全、セキュリティなど、議論する分野も多岐にわたります。

このような背景を持つDVConはアメリカ合衆国はもとより、ヨーロッパ、インド、中国で開催される国際的なカンファレンスとしての位置を確立しています。そして2022年には長く待たれていたDVCon Japanを開催する運びとなりました。まずはオンラインでのバーチャル・カンファレンスとしてスタートいたします。多くの技術者や管理者の方々に、論文やチュートリアルにより、さらにスポンサーシップをとおして積極的にご参加いただきますよう、お願い申し上げます。

DVCon Japan 2022実行委員会　主査　田中玄一

EXAMPLE TOPICS

CONFERENCE SPONSORS

Accellera Global Sponsors

Media Sponsors

Special Sponsors