Design & Verification Conference & Exhibitionは、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関する最高峰のカンファレンスです。
このカンファレンスは非常に技術的なコンテンツで構成され、設計と検証の技術の実用的な側面や、最先端プロジェクトにおける活用に焦点を当てています。参加者が同様の技術を参考にしたり採用したりすることで、自身の設計や検証のフローの改善が促進され、ひいては業界全体の技術水準が高まることを目指しています。
DVCon Japan実行委員会では、様々な領域における実際の経験や新規性に富んだ標準規格の適用や応用などについて、論文および発表用プレゼンテーションの投稿を募集しています。トピックに関しては以下の分野における投稿を推奨していますが、これに限定されるものではありません。
推奨トピック分野
■ Verification and Validation
■ Design and Verification Reuse / Automation
■ Machine Learning and Big Data
■ Low-Power Design and Verification
■ Safety-Critical / Security-Critical Design and Verification
■ Mixed-Signal Design and Verification
投稿ガイドライン
DVCon Japanでは、論文の投稿に伴う準備のための多大な労力と時間を削減するために、下記のプロセスを採用しています。
タイムライン
2023年4月21日 ・・・ ショートペーパーまたは簡易スライド+概要の投稿締切り
2023年5月15日 ・・・ 投稿者に採否およびそのコメントを通知
2023年6月12日 ・・・ 最終論文および発表用プレゼンテーションの締切り
2023年6月12日 ・・・ 発表者の確定およびコピーライトフォームの提出
2023年6月22日 ・・・ DVCon Japan 2023当日
これまで論文投稿の経験がない場合でも、優れた発表内容がある場合には、本サイトにある「Contact Us」からお問合せください。積極的な投稿をお待ちしています。
投稿用テンプレート
論文投稿には2種類の方法があります。1つはショートペーパーでもう1つは6ページほどのスライドに200字程度の概要を加えたものです。どちらもテンプレートがありますので、利用してください。
投稿サイト
論文は投稿専用サイトから投稿してください。投稿に際してはサイトへの登録が必要になります。