CONFERENCE PROCEEDINGS
DVCon Japan 2022開催内容の詳細につきましては、CONFERENCE PROCEEDINGS(PDFファイル)をダウンロードしてご確認ください。
CONFERENCE PROGRAM
Time | TrackA | TrackB | TrackC |
9:00-9:20 |
実行委員長挨拶 DVCon Japan 実行委員長 田中玄一 アクセレラ・オーバービュー Accellera Chairman - Lu Dai |
||
9:20-10:20 |
基調講演 More Moore, More than Moore, and More People 東京大学 d.labセンター長 RaaS理事長 教授 黒田忠広 |
||
Tutorial Sessions | |||
10:20-11:20 |
プロジェクトの現場で使われ始めたAccellera標準のPSS 実行委員 細川博司 実行委員 三橋明城男 |
||
11:20-12:20 |
ISO26262対応LSI開発における回路規模・消費電力増の小さい機能安全アーキテクチャ ベリフィケーションテクノロジー株式会社 濵谷敏行 |
VC Formal FRV によるレジスタ検証のご紹介 日本シノプシス合同会社 上田 淳 |
SystemUVM™ - 本当に必要なテストを簡単に実現する 株式会社ネクストリーム 守田直也 |
12:20-13:00 | Lunch Time | ||
Technical Sessions | |||
13:00-13:30 |
Raising the level of Formal Signoff with End-to-End Checking Methodology Nvidia Corporation Ping Yeung |
ASIC設計経験者が陥りやすい誤ったFPGAローパワー対策と正しい手法 シーメンスEDA株式会社 長南純一 |
|
13:30-14:00 |
Register Modeling – Exploring Fields, Registers and Address Maps Siemens EDA Rich Edelman |
デジアナ間仕様整合確認のためのRNMの活用 ソニーセミコンダクタソリューションズ株式会社 本田貴史 |
|
14:00-14:10 | Break | ||
14:10-14:40 |
PSS action sequence modeling using Machine Learning Samsung Electronics Moonki Jang |
||
14:40-15:10 |
Machine Learning-based Smart Assessment of User Floorplan Quality without running Place and Route Plunify Pte Ltd Harn Hua Ng(日本語で論文発表) |
||
15:10-15:40 |
Compact AI accelerator for embedded applications Codasip Alexey Shchekin |
||
15:40-15:50 | Break | ||
Tutorial Sessions | |||
15:50-16:50 |
IEEE2804 SHIM: Software-Hardware Interface for Multi-Many-Core
名古屋大学大学院 枝廣正人 |
Siemens EDAの検証ソリューションのご紹介 シーメンスEDA株式会社 西沢 研人 |
Machine Learning Driven Verification: A Step Function in Productivity and Throughput 日本ケイデンス・デザイン・システムズ社 後藤 謙治 |
16:50 17:00 |
Ending Session |
※プログラムの内容は予告なく変更されることがあります