8:40-9:00|PREPARATION

 

DVCon Japan 2022の開催前に、WebEx Webinarに入り、視聴可能かご確認ください。

またDVCon Japan 2022のプロシーディングス、投稿論文、テクニカルセッション資料、チュートリアル資料をダウンロードしてお待ちください。

 

   9:00-10:20|Morning Sessions

 

9:00 - 9:20

DVCon Japan 2022 実行委員会 委員長挨拶

アクセレラ・オーバービュー

Accellera Systems Initiative, Chairman Lu Dai

9:20 - 10:20

基調講演「More Moore, More than Moore, More People」

東京大学 d.labセンター長 RaaS理事長 教授 黒田忠広

 

   10:20-12:20|Tutorial  Session 1

 

10:20-11:20

プロジェクトの現場で使われ始めたAccellera標準のPSS

実行委員会企画

11:20-12:20

Track-A : ISO26262対応LSI開発における回路規模・消費電力増の小さい機能安全アーキテクチャ

ベリフィケーションテクノロジー株式会社

 

Track-B : VC Formal FRVによるレジスタ検証のご紹介

日本シノプシス合同会社

 

Track-C : SystemUVM™️ - 本当に必要なテストを簡単に実行する

株式会社ネクストリーム

 

   12:20-13:00|Lunch Break / Learn from Sponsors Page

 

スポンサーによるバーチャル展示ページから学ぶ

 

ゴールドスポンサー

Breker Verification Systems / 株式会社ネクストリーム

日本ケイデンス・デザイン・システムズ社

シーメンスEDAジャパン株式会社

日本シノプシス合同会社

シルバースポンサー

株式会社PALTEK

 

 

   13:00-14:00|Technical Session 1

 

13:00-14:00

  Technical Session 1A

Raising the level of Formal Signoff with End-to-End Checking Methodology

NVIDIA Corporation

 

Register Modeling – Exploring Fields, Registers and Address Maps

Siemens EDA

 

 Technical session 1B

ASIC 設計経験者が陥りやすい誤ったFPGAローパワー対策と正しい手法

シーメンスEDAジャパン株式会社

 

デジアナ間仕様整合確認のためのRNMの活用

ソニーセミコンダクタソリューションズ株式会社

 

   14:10-15:40|Technical Session 2

 

14:10-15:40

PSS action sequence modeling using Machine Learning

Samsung Electronics

 

Machine Learning-based Smart Assessment of User Floorplan Quality without running Place & Route

Plunify Pte Ltd

 

Compact AI accelerator for embedded applications

Codasip Group

 

   15:50-16:50|Tutorial Session 2

 

15:50-16:50

Track-A : IEEE2804 SHIM: Software-Hardware Interface for Multi-Many-Core

名古屋大学

 

Track-B : Siemens EDAの検証ソリューションのご紹介

シーメンスEDAジャパン株式会社

 

Track-C : Machine Learning Driven Verification: A Step Function in Productivity and Throughput

日本ケイデンス・デザイン・システムズ社

 

16:50-17:00 | Ending Session

 

16:50-17:00

DVCon Japan 2022終了後のオンデマンド聴講のご案内 など